PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-174975

(43) Date of publication of application: 31.07.1987

(51)Int.Cl.

H01L 29/80

H01L 29/46

H01L 29/91

(21)Application number: 61-017114

(71)Applicant: NEC CORP

(22)Date of filing:

28.01.1986


(72)Inventor: SAMEJIMA HIROYUKI

HAGIMOTO YOSHIZO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To shorten stabilization time of an erectret capacitor microphone, by forming a silicide layer in an interconnection to a metal electrode of a P-N junction diode connected reversely and in parallel between a gate and a source of a junction-type field-effect transistor. CONSTITUTION: In a diode section Di2, a P+ type semiconductor region 5 is formed within an N-type semiconductor region 2 surrounded by a P-type semiconductor region 1 to form a P-N junction 7. Silicide layers 6 are provided in interconnections to metal electrodes 9 in diode sections Di1 and Di2 so that strains are provided only in the diode sections by volume reduction. More particularly, strains are provided only in the diode sections by volume reduction which occurs during formation of the silicide layers, so that the life time of carriers is shortened to decrease the impedance.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 174975

⑤Int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987) 7月31日

H 01 L 29/80

29/46 29/80 29/91

C - 8122 - 5FA - 7638 - 5F

Z-8122-5F

A - 7638 - 5F

審査請求 未請求 発明の数 1 (全4頁)

60発明の名称 半導体装置

②特 願 昭61-17114

1998年 願 昭61(1986)1月28日

②発 明 者

島 鮫

博 之 東京都港区芝5丁目33番1号 日本電気株式会社内

明 ⑫発 者 萩 本 佳 \equiv 東京都港区芝5丁目33番1号 日本電気株式会社内

②出 顖 人

人

70代 理

日本電気株式会社

弁理士 内原

東京都港区芝5丁目33番1号

眀 細

1. 発明の名称 半導体装置

2 特許請求の範囲

接合型電界効果トランジスタのゲートとソース との間にp-n接合型ダイオードが逆方向で並列 に接続されている半導体装置において、核pーn 接合型ダイオードが電極取り出し部にシリサイド 層を有することを特徴とする半導体装置。

3. 発明の詳細な説明

〔 産業上の利用分野 〕

本発明は半導体装置に関し、特にエレクトレッ トコンデンサマイクロホン (以降 E C M と呼ぶ) に使用する接合型電界効果トランジスタ(以降 J-FET と呼ぶ)に関するものである。

[従来の技術]

従来、この種のECM用 J-FET は第4回に示

すようた使い方をされる。第4図において、音声 等がECMに入ると、ECMの振動板10が振動 し、その容量変化がJ-FET のゲートGに伝えら れ増幅する働きをする。とのとき、J-FET の入 カインピーダンスを下げてECMの安定時間を早 める必要があり、第2図に示すようにゲートGと ソースSとの間にp-n接合型ダイオードDi 1 および Di 2 が逆方向・並列に接続された構成と なっていた。

すなわち、ECM用J-FET は第5図に示すよ りに、電源 Vpo を投入すると、ゲートGの電位Vo は時定数τι でピーク値 Vomaxになった後、放電 されて定常値Vooになる。この時の時定数で2を 安定時間と呼んでいるが、ゲートG-ソースS間 にダイオードが挿入されていない場合には放電が ほとんどないため、安定時間は異常に長いものと なり、ECMが安定に働くまでに長時間を要する ととになる。

[発明が解決しようとする問題点]

上述した従来のECM用J-FETはゲートG-

ソースS間に挿入されたダイオードにより、ダイ オードが挿入されていない場合よりは入力インピ ーダンスは低くなり安定時間は短くなっているが、 製品によっては、7~10秒要しており、電源投入 直後は出力が歪んでしまい電話機等に使用する場 合は支障があった。

p-n接合ダイオードの電流-電圧特性 (V-I 特性) は次式(1)のように表わされ、ゲートGー ソースS間のインピーダンスも次式(1)で決定され るダイオードが逆方向に接続されたものとして考 えるととができる。

$$I = qA \left(\frac{Dp}{Lp}p_n + \frac{Dn}{Ln} n_p\right) \left(exp\left(\frac{qV}{mkT}\right) - 1\right) \cdots (1)$$

Aは接合面積、mは1~2の値をもつ定数、

Dp と Dn は正孔と電子の拡散定数、

Lp ≡ √Dp Tp は正孔の拡散距離、

 $Ln \equiv \sqrt{D_n r_n} d$ 電子の拡散距離、

pn は平衡状態におけるn領域での正孔密度 $\simeq ni^2/N_{\rm D}$.

もつながる。③のキャリアのライフタイムを下げ るととは熱歪を入れる等により比較的容易であり、 従来のECM用J-FETでも安定時間改善のため 熱歪を入れたものもある。しかし熱歪を入れると いうことは、ダイオード部だけではなく J-FET 部にも歪が入ることになり、ノイズが大きくなっ てしまりという欠点がある。

[問題点を解決するための手段]

本発明の半導体装置は、接合型電界効果トラン ジスタのゲートとソースとの間にpーn接合型ダ イオードが逆方向で並列に接続されている半導体 装置において、このp-n接合型ダイオードが電 極取り出し部にシリサイド層を有していることを 特徴としている。

〔寒施例〕

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例の経断面構造図であ る。 J-FET 部、Di 1部、Di 2部を区分して 示してある。 J-FET 部は、P型半導体領域1に より取り囲まれた n 型半導体領域 2 内にゲート領 以上説明したように本発明は、 E C M用J--FET

- ロP は平衡状態における P 領域での電子密度 $\simeq ni^2/Ni$.
- ni は室温 (300K) では ni ≈ 1.5×10¹⁰/cm³ No, NA はドナーおよびアクセブタ濃度。

従来のECM用 J-FET の安定時間がヤヤ長いと いう問題は、p-n接合ダイオードのインピーダ ンスが高いということであり、インピーダンスを 下げるには(1)式より、

- ① 接合面積 A を大きくする。
- ② p-n接合ダイオードのドナーおよびアクセ プタ濃度Np およびNA を小さくする。
- ③ キャリアのライフタイム rc, rn を小さくす

ことにより可能である。

しかしながら①の接合面積を大きくすることは コスト上不利であり、また容量も大きくなってし まり。また②のp-n接合ダイオードのドナー, アクセプタ濃度 Np, NA を小さくすることは、ダ イオード部と J-FET 部との製造方法を変更しな ければならず、工程が複雑になり、コストup に

域となるP⁺ 型半導体領域 5 と、ソース S 及びド レインDのオーミックコンタクト領域4とが形成 されている。ダイオードDi 1部はp型半導体領 域1により取り囲まれたn型半導体領域2内にn⁺ 型オーミックコンタクト領域4が形成され、p型 半導体領域1とロ型半導体領域2とで9 ロ接合部 7が形成されている。ダイオードDi 2部はp型 半導体領域1により取り囲まれた n 型半導体領域 2 化 P 型半導体領域 5 が形成され、 n 型半導体 領域 2 と P ⁺ 型半導体領域 5 とで p n 接合部 7 が 形成されている。ダイオードDi 1部、Di 2部 の金属電極9の取り出し部にはシリサイド層6が 形成され、ダイオード部にのみ体機収縮により歪 が入れられている。すなわち、シリサイド層形成 の際に起こる体積収縮により、ダイオード部にの み歪を入れ、キャリアのライフタイム rp, rnを小 さくしてインピーダンスを下げた構造となってい る。

〔発明の効果〕

のゲートとソースとの間に逆方向で並列に接続されているpーロ接合ダイオードの金髯電極取り出し部にシリサイド層を形成することにより、ダイオード部にのみ歪を入れることができるため、キャリアのライフタイムでp,rn を小さくしてインピーダンスを下げることができ、ECMの安定時間を短くすることができる。また、JーFET部に至が入らないためにノイズも大きくならず、使いやすいECM用JーFETを得ることができるといり効果がある。

4. 図面の簡単を説明

第1図は本発明の一実施例のECM用J-FETの縦断面構造図、第2図はECM用J-FETの等価回路図、第3図は従来のECM用J-FETの縦断面構造図、第4図はECMの構成図、第5図はゲート退圧Vaの安定時間を説明するためのグラフである。

1 …… p 型半導体領域、 2 …… n 型半導体領域、 3 …… p ⁺ 型ホーミックコンタクト領域、 4 ……

n⁺ 型ホーミックコンタクト領域、5 …… p⁺ 型 半導体領域、6 ……シリサイド領域、7 …… p n 接合部、8 …… 酸化膜、9 …… 金属電極、10 … …振動板。

代理人 弁理士 内 原 晋

